18923706161
三星 K4B2G1646F-BYMA
K4B2G1646F-BYMA组织为16Mbit x16 I / O x8 bank设备。对于一般应用，该同步器件可实现高达1866Mb / sec / pin（DDR3-1866）的高速双倍数据速率传输速率。
描述
K4B2G1646F-BYMA组织为16Mbit x16 I / O x8 bank设备。对于一般应用，该同步器件可实现高达1866Mb / sec / pin（DDR3-1866）的高速双倍数据速率传输速率。
该芯片的设计符合以下关键DDR3 SDRAM特性，例如发布的CAS，可编程CWL，内部（自）校准，使用ODT引脚的裸片终端和异步复位。所有控制和地址输入都与一对外部提供的差分时钟同步。输入被锁存在差分时钟的（CK上升和CK下降）。所有I / O都以源同步方式与一对双向选通（DQS和DQS）同步。地址总线用于以RAS / CAS多路复用方式传送行，列和存储体地址信息。 DDR3器件采用1.35V（1.28V~1.45V）或1.5V（1.425V~1.575V）单电源和1.35V（1.28V~1.45V）或1.5V（1.425V~1.575V）VDDQ工作。K4B2G1646F-BYK0器件提供96球FBGA（x16）。
特征
·JEDEC标准1.35V（1.28V~1.45V）和1.5V（1.425V~1.575V）
·VDDQ = 1.35V（1.28V~1.45V）和1.5V（1425V~1.575V）
·400MHz fCK，800Mb / sec /引脚，533MHz fCK，1066Mb / sec /引脚，667MHz fCK用于1333Mb / sec /引脚，800MHz fCK用于1600Mb / sec /引脚，933M HzfCK，1866lvMb / sec /引脚\|
·8Banks
·可编程CAS晚期（CAS）：5,6,7,8,9,10,11,13
·可编程附加延迟：0，CL-2或CL-1时钟
·可编程CAS写延迟（CWL）= 5（DDR3-800），6（DDR3-1066），7（DDR3-1333），8（DDR3-1600）和9（DDR3-1866）
·8位预取
